AMAZON SHOP

 

آموزش کاملا فارسی

 

به صورت مالتی مدیا

 

آموزش به صورت مفهومی

 

همراه با حل تمرین و مثال های گوناگون

 

آموزش توسط استاد پای تخته !

 

مناسب برای تمامی دانشجویان

 

با ما استاد را به خانه بیاورید !

 

کیفیت مناسب صدا و تصویر

 

 

موارد تدریس شده در این فیلم آموزشی:

 

مقدمه اي مدارهاي برنامه پذير و FPGA

برخي جزييات زبان توصيف سخت افزار VHDL

روش هاي توصيف با مدلسازي مدارهاي ديجيتال در VHDL

انواع سيگنال در VHDL

برنامه هاي فرعي توابع و پکيج ها

نمونه هايي از برنامه هاي VHDL

مدارهاي مجتمع ICS

مدارهاي برنامه پذير

مدارهاي ديجيتالي

فليپ فلاپ ها

طراحي سنتي مدارهاي ديجيتال

طراحي ديجيتال نوين

ساختار FPGA و کاربرد VHDL در طراحي خودکار مدارهاي ديجيتال

معرفي FPGA

ساختار FPGA

اجزا تشکيل دهنده بلوک ها يا سلول هاي منطقي

مقدمه زبان توصيف سخت افزار VHDL

بلوک پايه يک طرح ديجيتال يا مجموعه در VHDL

نوع BIT TYPE

اجراي همزمان عبارات CONCURENCY

قیمت فقط 10500تومان

 

 

ابتدا محصول را درب منزل دریافت کنید و سپس هزینه آن را به مامور پست بپردازید.

 

Buffer

 

 

ضوابط و نکات عمومي در VHDL

حروف بزرگ و کوچک در VHDL

نمايش 0و 1 منطقي در VHDL

نمايش اعداد در vHDL

نوع BIT -VECTOR

نوع TIME TYPE

نوع BOOLEAN TYPE

نوع std_ulogie type , std_logic type

نوع std_ulogic_vector type,std_logic_vector

تخصيص سيگنال با عبارت کلي others

عملگرها در VHDL

روش هاي توصيف با مدلسازي ديجيتال VHDL

توصيف يا مدلسازي Behavioral

توصيف يا مدلسازي RTL يا DATAFLOW

توصيف يا مدلسازي structural

توصيف يا مدلسازي dataflow يل VHDLهمزمان

مدل کردن تاخير در VHDL

تاخير در گيت ها

تاخير انتشار در سيم transport delay

تخصيص مقداري به سيگنال به صورت شرطي

توصيف يا مدلسازي رفتاري bahavvioral modeling

پروسس و VHDL ترتيبي

پروسس براي مدارهاي ترکيبي

کاربرد متغيير در PROCESS

تفاوت variable و signal در process

کاربرد صفت 

انواع حلقه ها در VHDL

پروسس process بدون ليست سيگنال و با عبارات

عبارت waite for

کاربرد constant

توصيف يا مدلسازي مدارهاي ديجيتال به صورت ساختاري يا طراحي سلسله مراتبي

اعلام قطعه ها components declaration

مشخصات configuration specification

آموزش پروژه عملي با VHDL

کاربرد عبارت asscrt در برنامه تست

نوع severity_lavel

نوع سيگنال در VHDL

برنامه هاي فرعي توابع و پکيج ها

 

این فیلم آموزشی برای تمامی دانشجویان دانشگاه پیام نور ، دانشگاه آزاد ، دانشگاه سراسری ، دانشگاه علمی کاربردی ، موسسات آموزش عالی و رشته های مهندسی کامپیوتر ، مهندسی برق ، مهندسی عمران و  تمامی رشته های فنی و مهندسی که این درس را در چارت تحصیلی خود دارند ، قابل استفاده می باشد.